Projet de conception d’un processeur NIOS II sur FPGA - Université de Nantes Accéder directement au contenu
Communication Dans Un Congrès Année : 2018

Projet de conception d’un processeur NIOS II sur FPGA

Mots clés

Pédagogie universitaire

Domaines

Electronique Enseignement de la physique [physics.ed-ph]
Fichier principal
Vignette du fichier
Projet de conception d’un processeur NIOS II sur FPGA.pdf (431.71 Ko) Télécharger le fichier
Origine : Fichiers produits par l'(les) auteur(s)

Eric Tanguy  : Connectez-vous pour contacter le contributeur

https://hal.science/hal-01913104

Soumis le : jeudi 3 juin 2021-15:19:02

Dernière modification le : mardi 13 juin 2023-10:21:51

Archivage à long terme le : samedi 4 septembre 2021-18:54:56

Télécharger pour visualiser

Dates et versions

hal-01913104 , version 1 (03-06-2021)

Identifiants

  • HAL Id : hal-01913104 , version 1

Citer

Eric Tanguy, Bruno Massé, Philippe Navarro. Projet de conception d’un processeur NIOS II sur FPGA. CETSIS 2018 (Colloque consacré à l'Enseignement des Technologies et des Sciences de l'Information et des Systèmes), Oct 2018, Fes, Maroc. ⟨hal-01913104⟩

Exporter

BibTeX XML-TEI Dublin Core DC Terms EndNote DataCite

Collections

UNIV-NANTES NANTES-UNIVERSITE
145 Consultations
361 Téléchargements

Partager

Gmail Facebook X LinkedIn More